Техпроцесс 2 нм: коммерческий запуск ожидается в перспективе трех-пяти лет

В ходе недавней конференции 2022 TSMC Technology Symposium ведущий тайваньский (а заодно и мировой) чипмейкер официально представил производственную технологию N2 (2 нм). Она впервые в истории будет реализована на базе полевых транзисторов с кольцевым затвором (gate-all-around field-effect transistors, GAAFET), поскольку классическая на сегодня технология «плавниковых» FinFET-транзисторов чрезвычайно плохо масштабируется при сокращении технологических норм ниже порога 5 нм как следствие опасного (с точки зрения возможных утечек заряда) уменьшения площади контакта между каналом и затвором. Конструкция же с кольцевым (точнее, цилиндрическим) охватом канала (или ряда параллельных каналов) затвором гарантирует увеличение площади контакта фактически без необходимости менять существующее производственное оборудование, литографы на глубоком ультрафиолете (EUV) – достаточно лишь его переналадки.

Ранее TSMC сообщала о готовности приступить к выпуску предсерийных образцов на линиях N2 в конце 2024 г., а не позже чем через год вывести их изготовление по заказам своих партнеров на коммерческие объемы. Так что начиная самое позднее с 2026-го на рынке должны быть уже доступны конечные изделия (прежде всего процессоры), выполненные по 2-нм технологическим нормам. Samsung Electronics осенью прошлого года также заявляла, что собирается в 2025-м освоить 2-нм техпроцесс с собственной спецификой, а IBM отчиталась о создании первой в истории 2-нм СБИС (правда, на лабораторной, а не серийной установке) в июле 2021 г. Кстати, недавно анонсированная правительством Японии инициатива по возведению в стране ориентированной на выпуск 2-нм микросхем фабрики подразумевает активную кооперацию с американскими разработчиками – в том числе и с IBM. В результате уже в 2026–2027 гг. в мире могут образоваться по меньшей мере три производственных центра, изготавливающих полупроводниковые изделия по технологическим нормам 2 нм.