Эволюция и применение архитектуры POWER

--> Дата: Фев 19, 2008 464

История развития архитектуры IBM POWER — от истоков до современных процессоров POWER6.

Hа основе архитектуры POWER корпорация IBM (www.ibm.com) разработала ряд важных инновационных решений во многих областях. Это касается, в частности, создания многоядерных процессорных кристаллов, проектирования более быстрых систем с пониженным тепловыделением и уменьшенными размерами, технологии виртуализации, позволяющей исполнять несколько систем на одном процессорном кристалле. Кроме того, архитектура POWER стала ведущей платформой на рынке Unix-систем. Именно на ее базе корпорация реализовала суперкомпьютер-рекордсмен Blue Gene. Судя по опубликованным данным, в настоящее время IBM разрабатывает процессор POWER7, в кристалл которого будет включен контроллер памяти, а также интерфейс HyperTransport (в соответствии с поддержкой платформы Torrenza). Завершение работ над новым кристаллом намечено на 2010 г., когда предполагается выпустить суперкомпьютер серии Peta-Flop (производительностью свыше 1 PFLOPS) для военного исследовательского агентства DARPA в США. Проект был одобрен еще в начале 2000 г., и тогда IBM получила 53 млн долл. на его развитие, причем через шесть лет полученная сумма составляла уже 244 млн долл.

У истоков архитектуры POWER

Еще в 1961 г. в IBM независимо друг от друга стартовали два перспективных проекта. Один из них, названный Project X, был нацелен на создание высокопроизводительных компьютеров на базе уже существующих систем семейства IBM System/360. В задачу же разработчиков Project Y входило ускорение работы компьютеров не в десятки, а в сотни и даже тысячи раз. Проектируемые ими вычислительные системы должны были обеспечить максимально возможную производительность, для чего вещественные числа в них представлялись с двойной точностью. Это, в частности, позволило бы применять подобные системы для научных вычислений в национальных ядерных лабораториях. Специально созданную группу из пятидесяти инженеров назвали IBM Advanced Computing Systems (ACS). К сожалению, этот проект так и остался на бумаге, но в ходе его выполнения было сделано множество интересных изобретений и получено немало патентов. Добытые знания и опыт заметно опередили свое время. К счастью, они оказались востребованы уже в недалеком будущем.

Архитектура, разработанная в ходе другого проекта, обозначаемого как «801», в дальнейшем получила название RISC (Reduced Instruction Set Computing). В 1985 г. исследовательский центр IBM им. Томаса Уотсона начал разработку процессора RISC второго поколения. А еще через год отделение корпорации в Остине (шт. Техас) приступило к работе над серией компьютеров RS/6000, ставшей наследницей этого проекта.

Первые компьютеры RISC System/6000 на базе процессоров с архитектурой POWER появились на рынке в 1990 г. В новую серию вошло два класса систем — рабочие станции и серверы, опирающиеся соответственно на архитектуры POWERstation и POWERserver. Центральный процессор, названный RIOS (позже RIOS I или POWER1), состоял из 11 отдельных микросхем: кэш-памяти инструкций, блока арифметико-логических операций, блока вычислений с плавающей точкой, четырех микросхем кэш-памяти данных, устройства управления памятью, двух блоков ввода-вывода и тактового генератора. Для маломощных станций RS/6000 был разработан однокорпусный вариант RIOS под названием RSC (RISC Single Chip — RISC на одной микросхеме), выпущенный в 1992 г.

Микропроцессор POWER2, выпускавшийся с 1993 г., был прямым преемником POWER1. В него добавили второй блок арифметико-логических операций и второй блок вычислений с плавающей точкой. Кроме того, был расширен набор команд. Для реализации инструкций записи длиной в четыре машинных слова перемещали два соседних значения двойной точности в два смежных регистра вычислений с плавающей точкой. По-новому было реализовано вычисление квадратного корня на аппаратном уровне, а также преобразование числа с плавающей точкой в целочисленное значение. В течение первых нескольких лет процессор был многокристалльным, и только с 1996 г. POWER2 в версии P2SC (POWER2 Super Chip) был реализован на одном кристалле.

В 1998 г. IBM выпустила процессор POWER3, имевший 64-разрядную систему команд и увеличенное число регистров для выполнения арифметических операций. Он поддерживал весь набор 64-разрядных инструкций POWER, включая все имевшиеся на тот момент расширенные команды, и содержал два блока вычислений с плавающей точкой, три блока вычислений с фиксированной точкой и два блока загрузки-выгрузки. Все последующие поколения процессоров POWER поддерживали полный набор инструкций.

Архитекрура POWER

Архитектура POWER (Performance Optimization With Enhanced RISC) во многих отношениях представляет собой традиционную RISC-архитектуру. В ней сохранены все наиболее важные особенности RISC: фиксированная длина команд, архитектура регистр-регистр, простые способы адресации и команды, большой регистровый файл и трехоперандный формат инструкций. Однако есть и некоторые дополнительные свойства, отличающих архитектуру POWER от других RISC-архитектур. Ее набор команд изначально был основан на идее суперскалярной обработки. В базовой архитектуре команды распределяются по трем независимым исполнительным устройствам: целочисленной и вещественной арифметики, а также переходов. Для сокращения времен выполнения архитектура POWER была расширена за счет нескольких специальных команд. Так, были введены команды групповой загрузки и записи, которые обеспечивали пересылку содержимого нескольких регистров в память (и обратно) с помощью единственной команды. Архитектура переходов POWER была выстроена с учетом их предварительного просмотра и методики свертывания. Кстати, реализация условных переходов, используемая в архитектуре POWER, уникальна и отличает ее от других RISC-процессоров.

POWER4

Микропроцессор POWER4, в котором впервые была реализована архитектура «два процессорных ядра на одном кристалле», был анонсирован в конце 2001 г. На самом деле устройство POWER4 уникально уже тем, что в нем даже один кристалл представляет собой мультипроцессорную систему, поскольку в одном корпусе содержится два 64-разрядных микропроцессора. Собственно архитектуру кристалла POWER4 отличает несколько современных решений: суперскалярная структура, внеочередное исполнение команд, большая кэш-память на кристалле, специализированный порт для основной памяти, высокоскоростные интерфейсы («линки») для объединения микропроцессоров в системы с архитектурой распределенной разделяемой памяти.

Каждый процессор POWER4 имел два конвейерных блока для работы с 64-разрядными операндами с плавающей точкой, выбирающих на исполнение по пять команд каждый, и два блока для работы с памятью. Процессоры содержали раздельные кэш-памяти команд и данных первого уровня емкостью по 64 Кбайт каждая. Кроме того, имелась разделяемая (общая) кэш-память второго уровня на кристалле (емкостью 1,4 Мбайт) и внешняя кэш-память третьего уровня (емкостью 32 Мбайт). Совместный доступ к внешней кэш-памяти выполнялся по технологии DSI (Distributed Switch Interconnect). Для создания мультипроцессорных конфигураций имелись специальные интерфейсы с высокой пропускной способностью.

Наряду с параллелизмом на уровне команд процессор использовал параллелизм на уровне потоков (тредов). Динамическое выявление параллелизма предотвращало простои процессора при трудно выявляемых статически исключительных ситуациях, например, промахе в кэш-памяти. POWER4 изготавливался с учетом проектных норм 0,18 мкм по технологии «кремний на изоляторе» (Silicon On Insulator, SOI) с несколькими слоями медной металлизации на кристалле площадью около 400 кв. мм. Базовое напряжение питания POWER4 составляло 1,5 В. Тактовая частота кристалла, содержащего 174 млн транзисторов, достигала 1,1 или 1,3 ГГц. Такие параметры обеспечивал технологический процесс CMOS-8S2, представлявший собой дальнейшее развитие известного процесса CMOS-8.

Одной из отличительных особенностей POWER4 стало наличие кэш-памяти второго уровня, разделяемой двумя процессорами кристалла, а также внешними процессорами других кристаллов через интерфейсы шириной 128 разрядов, работающие на тактовой частоте более 500 МГц, что обеспечивало пропускную способность свыше 10 Гбайт/с. При объединении четырех кристаллов и их специальном размещении проводники «линков» могли быть достаточно короткими и прямыми, что важно при работе на высоких тактовых частотах. Физически кэш-память второго уровня емкостью около 1,4 Мбайт состояла из нескольких одинаковых блоков с доступом к ним через коммутатор с пропускной способностью на уровне 100 Гбайт/с. Протокол когерентности обеспечивал размещение данных, поступивших по «линкам», в том блоке кэш-памяти, который последним использовался для размещения данных. Порт кристалла POWER4, предназначенный для подключения кэш-памяти третьего уровня емкостью до 32 Мбайт, имел ширину 128 разрядов для каждого из двух направлений пересылки данных. Порт функционировал не на полной тактовой частоте процессоров кристалла, но тем не менее при передаче обеспечивал пропускную способность на уровне 13–14 Гбайт/с. Теги кэш-памяти третьего уровня были расположены внутри кристалла, что ускоряло работу протокола когерентности; скорость передачи данных между кэш-памятью третьего уровня и основной памятью достигала 12,8 Гбайт/с.

Каждый из двух процессоров POWER4 имел систему команд, реализованную в компьютерах RS/6000 и AS/400 и полностью совместимую с системой команд PowerPC. Сохранение системы команд, связанное с поддержкой двоичного кода пользователей, потребовало применения не только однотактных команд, но и микропрограмм и даже прерываний для программной реализации наиболее сложных инструкций.

Каждый сдвоенный процессор POWER4 был упакован в керамический мультипроцессорный модуль (размером 4,5Ч4,5 дюйма) с еще тремя аналогичными устройствами. Эта базовая строительная единица называлась MCM (MultiChip Module). Такой модуль, содержащий четыре микросхемы POWER4, в итоге объединял восемь процессоров. В названии МСМ просматриваются аналогии с TCM (Thermal Conduction Module) — знаменитым процессорным модулем, обеспечивающим эффективное охлаждение расположенных в нем процессоров мэйнфреймов. Технологические достижения, которые привели к появлению многокристальных модулей IBM, впервые были реализованы в компьютере eServer z900.

Модуль MCM был выполнен в многослойном керамическом корпусе, содержавшем магистрали, которые соединяли кристаллы между собой, а также с модулями кэш-памяти и высокоскоростным коммутатором для связи с удаленными процессорами. Четыре микросхемы POWER4 образовывали восьмипроцессорную конфигурацию и располагались в МСМ под углом 90°, что позволяло минимизировать длину шин расширения, соединяющих микросхемы. Шины расширения связывали между собой и модули МСМ. В этих шинах использовалась уникальная технология волновой конвейеризации (wave pipelining), обеспечивающая очень низкие задержки. Пропускная способность каждой шины превосходила 8 Гбайт/с; соответственно МСМ с четырьмя шинами расширения, ведущими к другим МСМ, могла иметь суммарную пропускную способность свыше 32 Гбайт/с. Такая пропускная способность обменов между МСМ предназначалась для 32-процессорной SMP-конфигурации, состоящей из четырех модулей МСМ. На самом деле шины расширения, кроме собственно межмодульных шин, включали выделенные шины для организации ввода-вывода и создания NUMA-конфигураций.

При разработке POWER4 был использован целый ряд специальных решений, направленных на повышение надежности работы этих микросхем и компьютеров на их основе. В частности, предусмотрен был механизм обнаружения и коррекции ошибок для кэш-памяти второго и третьего уровней.

POWER5

Микропроцессор POWER5 стал первой реализацией девятого поколения 64-разрядной RISC-архитектуры IBM. И хотя в ней использовались многие решения, появившиеся еще в POWER4, разработчики нового процессора подчеркивали, что его нельзя рассматривать как всего лишь модификацию предшественника. Дело в том, что существенно изменилась конструкция самого кристалла, что позволило создавать более эффективные суперскалярные комплексы. В частности, на кристалле POWER5 размещено 276 млн транзисторов, занимающих площадь 389 кв. мм. В технологическом процессе соблюдались проектные нормы 0,13 мкм с применением технологий медных проводников и «кремний на изоляторе», что позволило достичь большей производительности и снизить энергопотребление. Напомним, что площадь кристалла POWER4, изготовлявшегося по технологии 0,18 мкм, была равна 414 кв. мм. У его модификации POWER4+, выпущенной в конце 2002 г., она уменьшилась до 267 кв. мм только благодаря переходу на более жесткие проектные нормы 0,13 мкм.

На кристалле POWER5 размещались два одинаковых процессорных ядра и общая кэш-память второго уровня (L2) объемом 1,875 Мбайт, выполненная в виде трех отдельных блоков, у каждого из которых имелся свой отдельный контроллер (у POWER4 объем кэш-памяти второго уровня составлял 1,5 Мбайт). Физический адрес данных определял, в каком блоке кэш-памяти второго уровня находятся данные. Каждое из процессорных ядер могло независимо обращаться к любому из трех контроллеров кэш-памяти второго уровня. Тактовая частота POWER5 составляла от 1,5 до 1,9 ГГц.

Одним из главных новшеств в конструкции кристалла по сравнению с POWER4 стала интегрированная кэш-память третьего уровня объемом 36 Мбайт. Стоит отметить, что в предыдущем поколении процессора 32-Мбайт кэш-память располагалась вне кристалла. Благодаря ее переносу ближе к процессорному ядру при отсутствии нужных данных в кэш-памяти второго уровня ядру намного реже приходилось обращаться за пределы кристалла, за счет чего в SMP-системе уменьшался обмен данными между кристаллами. В результате, если системы на базе POWER4 нельзя было масштабировать до числа процессоров свыше 32, поскольку это привело бы к резкому увеличению задержек из-за роста межпроцессорного трафика, то POWER5 позволял строить 64-процессорные конфигурации. Кроме того, переход на более жесткие проектные нормы 0,13 мкм позволил конструкторам POWER5 интегрировать в него и контроллер памяти, избавившись от микросхемы, которая в POWER4 отвечала за управление памятью, что дополнительно сократило латентность считывания данных из памяти.

Структура конвейера команд POWER5 полностью идентична той, что применялась в POWER4, не изменились и величины задержек. Такая преемственность должна была обеспечить полную совместимость нового процессора с приложениями, разработанными для его предшественника. Четыре кристалла POWER5 (восемь процессорных ядер) вместе с четырьмя кристаллами кэш-памяти третьего уровня упаковывались в многокристальный модуль Multichip Module (MCM) размером 95Ч95 мм. Часто использовался также двухкристальный модуль Double chip Module (DCM). Для объединения MCM применялась смешанная инфраструктура из шин и распределенного коммутатора — каждый модуль имел четыре логические шины, позволяющие построить кольцо из четырех MCM. Соединяющая MCM восьмибайтная шина работала на половине тактовой частоты процессора и обеспечивала пропускную способность 4 Гбайт/с. Для соединения шин применялась усовершенствованная версия распределенного коммутатора, разработанного для POWER4. Число шин увеличилось, что повысило суммарную пропускную способность по сравнению с POWER4.

В POWER5 применялась одновременная многопоточность, при которой процессорное ядро может запрограммировать порядок параллельного выполнения команд из нескольких потоков. Напомним, что в POWER4 многопоточность была реализована на аппаратном уровне — каждое из двух процессорных ядер выполняло свой поток команд, но при задержке выполнения одного потока ресурсы обслуживающего его ядра нельзя было передать другому потоку. Одновременная многопоточность SMT (Simultaneous MultiThreading) в POWER5 позволяет системе динамически подстраиваться. Например, если возникает длительная задержка при выполнении команды одного потока, то все ее исполнительные блоки временно передаются другому потоку. Теоретически SMT можно реализовать не только для двух, но и для большего числа потоков, однако разработчики POWER5 считали, что это значительно усложнит механизм многопоточности, но не даст серьезного выигрыша в производительности. По мнению экспертов, реализация SMT в POWER5 была совершеннее, но в то же время сложнее, чем используемая в процессорах Intel Xeon технология Hyper-Threading. Стоит отметить, что логика SMT и необходимое для ее работы дублирование ресурсов занимают 24% площади процессорного ядра, в то время как у Xeon только 5% кристалла используется для многопоточности.

Как и предшественник, POWER5 содержит два блока загрузки-выгрузки, два блока арифметических операций, блок ветвлений и два блока вычислений с плавающей точкой. Команда последовательно проходит через эти блоки за несколько тактов процессора. Для получения максимума производительности требуется, чтобы в течение каждого такта каждый блок выполнял разные команды, однако на практике редко удается добиться загрузки всех блоков, часть их работает вхолостую. SMT позволяет загрузить неиспользуемые в течение такта блоки командами из второго потока — иными словами, вместо последовательного выполнения команд из двух потоков эта технология реализует их параллельную обработку.

В POWER5 каждое процессорное ядро может одновременно обрабатывать два потока команд, т. е. работает как два логических процессора, а сам кристалл — как четыре. Команды обоих потоков извлекаются из одной и той же кэш-памяти команд первого уровня и вместе загружаются в исполнительные блоки (конвейер процессора). В идеальном случае оба потока команд после считывания из кэш-памяти команд должны проходить через конвейер и использовать ресурсы физического процессора без конфликтов между потоками. В этом случае применение SMT удваивает производительность процессора. Однако если между потоками возникнет конфликт из-за ресурсов процессора, то одному из них придется ждать, и прирост производительности оказывается меньше 100%. SMT организует выполнение команд из потоков следующим образом: несколько команд из каждого потока можно загрузить в набор конвейеров в течение каждого такта. Любые пять команд из обоих потоков, представляющие до двух операций загрузки-выгрузки, двух операций двоичной арифметики, двух операций с плавающей точкой и ветвление, можно загрузить в один конвейер в течение одного такта. За один такт по стадиям конвейера проходит только одна команда из одного из потоков. Физический процессор определяет порядок выполнения команд на основе набора правил с учетом зависимости операндов, времени ожидания обработки команд и необходимости внеочередного выполнения некоторых команд.

Каждый физический процессор содержит кэш-память данных и кэш-память команд первого уровня, которые совместно используются обоими логическими процессорами. Как говорилось выше, кэш-память второго уровня у физических процессоров POWER5 общая, поэтому ее совместно используют четыре потока команд. Для улучшения производительности SMT при выполнении различных приложений в POWER5 реализованы динамическая балансировка ресурсов и подстраиваемый приоритет потоков. Первая из этих функций следит за тем, чтобы общие для обоих потоков ресурсы не оказались заняты одним из них. Например, если у одного потока несколько раз подряд возникают «промахи» для кэш-памяти второго уровня, то его команды остаются в очереди, и потому замедляется выполнение команд второго потока. Для предотвращения подобных ситуаций логика балансировки нагрузки определяет, что первый поток превысил пороговое значение непопаданий, после чего в зависимости от конкретной ситуации она может уменьшить его приоритет либо временно запретить декодирование его команд.

Подстраиваемый приоритет потоков позволяет программно указать, что одному из потоков должна предоставляться большая часть ресурсов выполнения. Микропроцессор POWER5 поддерживает восемь уровней приоритета: уровень 0 означает, что поток не выполняется, а уровень 7 соответствует наивысшему приоритету потока. Потоку с более высоким приоритетом предоставляются дополнительные такты декодирования команд. Если у обоих потоков уровень приоритета 1 или 0, это означает, что процессор может перейти в энергосберегающий режим.

POWER6

В мае 2007 г. IBM одновременно представила самый быстрый процессор и новый сверхмощный сервер, в котором реализованы различные инновационные технологии энергосбережения и виртуализации. Новый сервер стал первой системой в мире, достигшей рекордных показателей во всех четырех важнейших тестах, оценивающих производительность при решении деловых и технических задач. Работающий на тактовой частоте 4,7 ГГц двухъядерный процессор POWER6 в два раза превзошел по скорости процессор предшествующего поколения POWER5, потребляя почти столько же электроэнергии на питание и охлаждение. Это означает, что за счет новых процессоров можно либо вдвое повысить производительность, либо снизить энергопотребление почти наполовину. На момент выхода, согласно результатам в ключевых тестах TPC-C, новые серверы IBM с числом ядер от двух до 16 по производительности в пересчете на ядро опережали системы HP Superdome в три раза. По скорости работы процессор POWER6 почти в три раза опережал Itanium. Еще более глубокое впечатление произвела пропускная способность процессора POWER6 — 300 Гбайт/с, что в 30 раз превышает показатели процессора Itanium (и позволяет, к примеру, загрузить весь каталог iTunes всего за 60 с).

Однако возможности нового сервера не ограничивались высокой «голой» производительностью (raw performance) — он стал самым мощным решением для консолидации вычислительных ресурсов среднего класса, которое с помощью специальных аппаратных и программных средств позволяет создавать в одной системе множество виртуальных серверов. Согласно собственным оценкам корпорации, в одной стойке нового компьютера IBM можно консолидировать 30 серверов SunFire v890, что позволяет сэкономить в год более 100 тыс. долл. только за счет снижения энергопотребления. Демонстрируя редкую пока универсальность, новый сервер IBM System p 570 на базе процессоров POWER6 занял первые места в четырех наиболее популярных тестах для Unix-серверов — SPECint2006 (производительность целочисленных операций, типичных для деловых приложений), SPECfp2006 (производительность операций с плавающей точкой, типичных для научно-технических приложений), SPECjbb2005 (производительность приложений Java по показателю «количество бизнес-операций в секунду») и TPC-C (возможности обработки транзакций). Это был первый случай в истории, когда одна система завоевала первые места во всех четырех категориях. На сегодняшний день System p 570 принадлежит более двух десятков рекордов в различных тестах для широкого спектра технических и бизнес-приложений.

Высокая производительность новой системы в значительной степени обусловлена ее общей сбалансированностью. По мнению разработчиков, им удалось в новом сервере соблюсти необходимый баланс при масштабировании производительности процессоров и других характеристик системы — размеров кэш-памяти и величины пропускной способности. Общий объем кэш-памяти одного процессора POWER6 составляет 8 Мбайт, в четыре раза больше, чем у процессора POWER5, что вполне соответствует его колоссальной пропускной способности. Во многих же серверах других поставщиков имеет место обратная ситуация — основное внимание уделяется процессорной производительности, однако остальные компоненты системы зачастую не способны предоставлять процессорам исходные данные с необходимой скоростью.

POWER6 стал первым процессором для платформы Unix, способным аппаратно выполнять десятичные арифметические операции с плавающей точкой (до того времени они реализовывались программно). Встроенная аппаратная поддержка десятичной арифметики с плавающей точкой обеспечивает огромный выигрыш заказчикам, применяющим сложные приложения для расчета налогов, финансовых показателей и планирования ресурсов предприятия.

Процессор POWER6 изготавливается по производственной технологии IBM с использованием жестких проектных норм 65 нм. Новый процессор появился в тот момент, когда некоторые эксперты уже предсказывали прекращение действия закона Мура, согласно которому скорость процессоров удваивается каждые 18 месяцев. Высокие показатели процессора POWER6 обусловлены рядом технических новшеств, ставших результатом масштабных пятилетних научно-исследовательских и опытно-конструкторских работ. Эти новшества кратко охарактеризованы ниже.

Усовершенствованы механизмы выполнения машинных команд внутри процессорного кристалла. Разработчики из IBM повысили производительность процессора не путем увеличения числа стадий конвейера (стадия конвейера определяет микрооперации, выполняемые за один такт), а сократив время выполнения каждой стадии за счет исключения ненужных операций и выполнения большего объема работы в параллельном режиме. Как результат, время выполнения сокращается вдвое, или уменьшается энергопотребление.

Подключение схемных элементов, не способных работать при низком напряжении, к отдельным шинам электропитания существенно сократило энергопотребление остальных элементов процессорного кристалла. Кроме того, варьирование соотношения напряжение/частота позволяет понижать энергопотребление кристалла почти вдвое при минимальном снижении общей производительности.

Новая конструкция кристалла обеспечивает функционирование процессора POWER6 при пониженном напряжении. Это позволяет применять один и тот же процессор как в модульных серверах с низким энергопотреблением, так и в больших высокопроизводительных SMP-системах. Процессор поддерживает настройку полосы пропускания, что позволяет заказчикам получить или максимальную производительность, или минимальные затраты.

В кристалле POWER6 реализовано также несколько дополнительных технологий для сокращения энергопотребления и уменьшения тепловыделения серверов. В отсутствие полезной нагрузки тактовая частота процессора может радикально снижаться, снова повышаясь при появлении каких-то задач. Кроме того, энергия дополнительно экономится за счет динамического отключения питания неиспользуемых фрагментов памяти (с повторным их включением по мере необходимости). При превышении температурного порога процессор POWER6 способен снижать скорость выполнения команд, чтобы остаться в пределах заданного пользователем допустимого температурного коридора.

Кроме того, IBM представила мощную функцию под названием POWER6 Live Partition Mobility, позволяющую заказчикам перемещать работающие виртуальные машины с одного Unix-сервера на другой без временной приостановки их функционирования, т. е. без ущерба для постоянной готовности этих виртуальных машин. Конкурирующие решения требуют перезагрузки Unix-системы и всех приложений, что прерывает нормальное функционирование сервера. IBM стала первым поставщиком, который помог своим заказчикам оптимизировать использование ресурсов в более широком масштабе — теперь администраторы могут работать с большими группами серверов как с пулом гибко конфигурируемых ресурсов, а не рассматривать каждый сервер в качестве отдельного объекта, выделенного для решения некоторых задач.

Серверы IBM System p на базе POWER6

Известные своей вычислительной мощью серверы и рабочие станции IBM System p отвечают потребностям пользователей в выполнении обширного спектра приложений, включая обработку транзакций, публикации в Web, анализ данных и управление системами. Это семейство систем на базе процессоров IBM POWER (от одного до 64 ядер) обеспечивает высокий уровень производительности, готовности и масштабируемости, а также динамическое распределение ресурсов. Разработанные IBM технологии виртуализации позволяют обрабатывать больше информации на одном сервере, тем самым уменьшая совокупную стоимость владения, необходимое физическое пространство и расходы на электроэнергию. Решения System p предназначены как для компаний малого и среднего бизнеса, так и для крупных предприятий, использующих Unix-платформы. Эти серверы работают под управлением ОС AIX, разработанной IBM открытой ОС семейства Unix, и поддерживают тысячи Linux-приложений. Предлагаемые корпорацией услуги миграции позволяют клиентам быстро и просто перейти с конкурирующих платформ на системы IBM.

В октябре прошлого года IBM сообщила о поставке тысячного сервера System p 570 на базе процессорной технологии POWER6 (напомним, что компания анонсировала выпуск этого сервера средней ценовой категории в мае 2007 г., а поставки его начались в июне). Пользователем юбилейной системы стала компания Arrow Electronics, чье подразделение Enterprise Computing Solutions (ECS) — крупнейший в мире дистрибьютор серверов серии IBM System p. Всего эта компания уже приобрела для собственных нужд восемь систем System p 570. Новые серверы будут использоваться для автоматизации и интеграции операций Arrow по управлению заказами, поставками, финансами и планированием. Компания в настоящее время ведет глобальное расширение своей корпоративной ERP-системы в масштабах предприятия, включая многочисленные представительства и дистрибьюторские центры по всему миру. Аппаратно-программная конфигурация на базе серверов System p 570 с технологией виртуализации Advanced POWER Virtualization будет обеспечивать постоянный круглосуточный доступ к бизнес-приложениям и сервисам более чем 3 тыс. корпоративных пользователей, партнеров и клиентов компании. В технологии POWER6 ИТ-службу Arrow Electronics привлекли богатые возможности в плане производительности, способности к масштабированию и обеспечения постоянной высокой готовности приложений и сервисов. Arrow связывают с IBM прочные и долговременные деловые связи как с ведущим поставщиком ИТ-решений и бизнес-партнером. Серверы System p под управлением ОС AIX вот уже многие годы составляют основу информационно-технологической среды компании, и выбор процессорной платформы POWER6 стал для Arrow вполне логичным.

Технологии POWER в стратегии SOA

IBM дополнила свои решения для сервис-ориентированных архитектур (SOA) технологиями виртуализации, первоначально созданными для перераспределения вычислительных мощностей в периоды пиковой нагрузки, например, при внезапных всплесках Интернет-трафика или увеличении количества биржевых транзакций. Как известно, с помощью стратегии SOA удается организовать более рациональный режим использования информации в рамках корпоративных инфраструктур, учитывая бизнес-цели компании.

Новые предложения IBM серии System p Configurations for SOA Entry Point позволяют применить технологии виртуализации в SOA-среде, что обеспечивает более сбалансированное и гибкое использование ресурсов в масштабе всей компании. Обобщив свой успешный опыт достижения бизнес-результатов за счет SOA-технологий, корпорация IBM определила пять так называемых точек входа в сервис-ориентированные архитектуры — people (люди), processes (процессы), information (информация), connectivity (способность к взаимодействию) и reuse (многократное использование). Для этих точек входа IBM создала пять соответствующих конфигураций, каждая из которых объединяет аппаратные средства, технологии виртуализации и ПО. Такие конфигурации упростят и ускорят создание SOA-среды.

Технология IBM Advanced POWER Virtualization расширяет возможности SOA-решений, позволяя создавать на сервере несколько разделов, в каждом из которых исполняется отдельный образ ОС (например, Unix или Linux) и несколько приложений. Кроме того, для повышения гибкости бизнеса эта технология позволяет — при возникновении соответствующих потребностей, например, пиковых нагрузок, — мгновенно перераспределить процессорные ресурсы между разделами. И наконец, программная технология HACMP (High-Availability Cluster Multiprocessing), предлагаемая в качестве опции, обеспечивает бесперебойное функционирование SOA-среды благодаря механизму аварийного переключения.

Эксперты подчеркивают, что новые конфигурации серии System p Configurations for SOA Entry Point сочетают лучшие серверные и виртуализационные технологии со связующим ПО IBM, что упрощает развертывание новых систем в среде SOA. Эти мощные комплексные решения помогут заказчикам адаптироваться к изменениям бизнеса с помощью гибкой инфраструктуры, сократить ИТ-расходы, повысить качество услуг и упростить использование системных ресурсов. Напомним, что в состав этих конфигураций включены некоторые серверы IBM System p и программные продукты IBM семейств WebSphere, Tivoli и Information Management. В комплект поставки каждой заранее протестированной конфигурации входят:

эталонные архитектуры;
руководства по установке, настройке и конфигурированию системы;
сертификация всего комплекта ПО для работы на серверах System p;
различные шаблоны интеграции на уровне ПО;
стандартные методики предотвращения проблем на уровне ПО;
документация по программным продуктам, ориентированная на различные категории ИТ-персонала;
ответы на часто задаваемые вопросы по эксплуатации;
соответствующие примеры применения.

Входящие в комплект поставки детальные руководства по построению архитектуры рассчитаны на ИТ-архитекторов заказчиков или бизнес-партнеров. Основываясь на глубоких знаниях в области SOA и проверенных методиках, служба IBM Global Services (или компетентный бизнес-партнер IBM) поможет заказчику в освоении новых конфигураций, сократив его расходы и ускорив развертывание SOA-архитектур. Специалисты IBM говорят, что предлагаемые ими точки входа в SOA-архитектуры основаны на результатах колоссальной работы, проведенной с тысячами заказчиков, применяющих сервис-ориентированный подход для решения бизнес-проблем.

Демонстрация новых решений

Среди всех микропроцессорных технологий, присутствующих на сегодняшнем рынке, технология POWER отличается максимальной широтой охвата и разнообразием применения. Напомним, что на базе этой технологии построены все три игровые консоли нового поколения и самые мощные суперкомпьютеры мира. Кроме того, POWER Architecture — это ведущая платформа для построения серверов уровня предприятия, бортовых автомобильных систем (управление двигателем и трансмиссией, усовершенствованные системы безопасности, телематические решения), проводных и беспроводных сетевых инфраструктур, маршрутизаторов и коммутаторов корпоративного уровня.

В сентябре прошлого года состоялась конференция POWER Architecture Developer Conference — первое в отрасли независимое от поставщиков мероприятие, ориентированное на техническое обучение и обмен информацией между разработчиками по широкому спектру решений на базе технологии POWER Architecture. Конференция проводилась сообществом POWER.org (www.power.org) — открытой организацией, которая занимается поддержанием, совершенствованием и продвижением процессорной технологии POWER в качестве предпочтительной отраслевой аппаратной платформы. Это сообщество, образованное в 2005 г., призвано оптимизировать взаимодействие между участниками, ускорить инновационные процессы и способствовать широкому принятию технологии POWER Architecture во всем мире. Отметим, что POWER.org относится к числу самых квалифицированных среди международных сообществ системных проектировщиков.

В рамках конференции POWER Architecture Developer были представлены технологические инновации и практическая информация по проектированию, а также прошли впечатляющие демонстрации готовых решений. Мероприятие, демонстрирующее всю глубину и широту проникновения технологии POWER Architecture в различные сегменты рынка, стало эффективным форумом для сбалансированного и независимого обсуждения технологии и вариантов ее применения, стимулировав появление свежих идей и очередных инноваций. На протяжении двух дней проводились технические семинары, лабораторные секции, обсуждения ключевых докладов и демонстрации решений поставщиков. В конференции приняли участие более 500 проектировщиков электронных компонентов, разработчиков, ученых и инвесторов, а также десятки поставщиков решений. Одной из основных задач конференции было стимулирование обмена техническими знаниями и отраслевого взаимодействия по широкому кругу теоретических проблем и вопросов практического применения — от «систем на кристалле» до суперкомпьютеров. Техническая программа конференции предусматривала свыше 40 ч информационных выступлений по следующим темам:

аппаратные и программные средства виртуализации;
применение технологии POWER Architecture в высокопроизводительных вычислительных системах, решениях для работы с цифровым контентом и многоядерных системах;
перспективы встраиваемых систем;
разработка ПО для платформы POWER Architecture;
экологическая безопасность технологии.

В рамках секции Technology Panels отраслевые эксперты и участники конференции смогли принять участие в обсуждении актуальных тенденций и стандартов, а также перспектив развития POWER Architecture и потенциальных областей ее применения. В свою очередь на секции POWER Architecture Lab обсуждалась реально действующая инфраструктура для изучения готовых к практическому применению платформ POWER. Инструкторы провели пошаговые демонстрации достижений, полученных в ходе реальных опытно-конструкторских проектов. Открытую среду для интерактивного взаимодействия с демонстрационными продуктами и технологиями от более чем 20 поставщиков предоставила секция POWER Architecture Landscape. Участники конференции могли обсудить проблемы разработки с отраслевыми экспертами и ознакомиться с потенциальными областями применения POWER Architecture.

Технологии POWER на Марсе

В прошлом году процессоры POWER вышли в открытый космос в проекте космического агентства NASA. Phoenix Mars Lander — автоматический спускаемый аппарат, предназначенный для изучения Марса, — совершит посадку в северной полярной области «красной планеты», где проведет бурение грунта на поверхности с целью поиска подземного водяного льда и той или иной формы органической жизни. Космический аппарат оснащен радиационно стойким компьютером RAD6000, созданным компанией BAE Systems на базе процессорной архитектуры IBM POWER. Этот «мозговой центр» Phoenix Mars Lander будет обрабатывать навигационные данные и управлять ключевыми исполнительными системами как в космосе, так и на поверхности планеты. Суммарные затраты на проект Phoenix составляют 420 млн долл.

На месте посадки аппарат Phoenix будет подвергаться воздействию низких температур вплоть до -100°F (около -70°С) при скорости ветра до 40 м/c. Безотказная работа всех систем аппарата в течение всей его миссии — важнейшее требование проекта. Доказанная способность RAD6000 сохранять работоспособность в суровых условиях космоса, а также его открытая архитектура, поддерживающая программное управление с удаленных рабочих станций и суперкомпьютеров, делает эту систему подходящей платформой для межпланетного путешествия на расстояние в 423 млн миль.

В IBM чрезвычайно горды тем, что Лаборатория реактивного движения NASA (Jet Propulsion Laboratory) выбрала процессорную технологию POWER Architecture и систему RAD6000 от BAE Systems для компьютерного обеспечения миссии, которая может дать ответ на извечный вопрос о том, есть ли жизнь на другой планете. Теперь процессорная архитектура POWER, которая используется в 60% самых быстродействующих компьютеров в мире , в трех самых популярных игровых приставках и в половине всех бортовых автомобильных компьютеров, по праву может считаться самой многоцелевой вычислительной платформой в Солнечной системе.

Напомним, что в 2003 г. NASA запустила космические аппараты с «марсоходами» (Mars Exploration Rover) серий Spirit и Opportunity с целью выяснить, присутствовала ли когда-либо на этой планете вода — основной в нашем понимании «строительный блок» жизни. Эти миссии, первоначально рассчитанные на три месяца, тем не менее продолжаются по сей день. На Землю и сейчас передается большой объем ценной научной информации и интереснейшие фотографии. Главный бортовой компьютер марсоходов Spirit и Opportunity, управляющий их движением и выполняющий первичную обработку полученных данных, — одноплатный RAD6000 той же компании BAE Systems. В нем используется 32-разрядный RISC-процессор на базе POWER Architecture, также с названием RAD6000, который фактически представляет собой радиационно защищенный аналог коммерческого процессора IBM, созданного BAE Systems по лицензии корпорации. Менеджеры BAE Systems по продукции для специальных программ говорят, что выбрали архитектуру POWER как процессорную платформу, наиболее подходящую для космических миссий, и опыт подтверждает правильность этого выбора — космическое сообщество признало RAD6000 надежной «рабочей лошадкой» для компьютерного управления прикладными задачами в космических миссиях. Сохраняя работоспособность в условиях снежных бурь при скорости ветра до 80 миль/ч и температуре до –199°F (около –130°С), процессоры POWER в радиационно стойком исполнении стали стандартом де-факто для работы в условиях космоса.