Новое поколение процессоров IBM POWER

В мае корпорация IBM (http://www.ibm.com) представила долгожданное обновление своей процессорной линейки — микропроцессор POWER6. Наследуя идеи прошлых поколений, он вместе с тем имеет ряд ключевых особенностей, выводящих как саму архитектуру POWER, так и вычислительные системы на ее основе на новый уровень производительности и эффективности.

Новинка представляет собой двухъядерный модуль, в котором каждое ядро снабжено механизмом одновременного аппаратного исполнения двух потоков инструкций (SMT); таким образом удается получить на уровне ОС четыре полноценных логических процессора, полностью эквивалентных физическим процессорам, лежащим в их основе.

Среди основных нововведений стоит выделить два модуля, которые впервые были интегрированы в микропроцессоры семейства POWER. Первый предназначен для операций с десятичными вещественными числами и должен ускорить работу с ними в несколько раз. Операции с такими числами выполняются согласно требованиям стандарта IEEE 754R, а механизм их представления в двоичном виде базируется на системе кодирования Densely Packed Decimal (DPD). Второй модуль реализует элементы SIMD-архитектуры посредством технологии IBM Vectored Multimedia eXtensions (VMX) и предназначен для максимального ускорения работы системы с мультимедийными данными.

Кэш-память первого уровня в POWER6 увеличена вдвое и теперь ее объем составляет по 64 Кбайт для инструкций и данных. Подсистема кэш-памяти второго уровня изменена самым существенным образом: каждое ядро теперь имеет собственный кэш L2 объемом 4 Мбайт. Претерпела изменения и подсистема кэш-памяти третьего уровня — объем кэша L3 уменьшен с 36 до 32 Мбайт и подсистема реализована в трех различных конфигурациях: кэш встроен в процессорный модуль, кэш в виде отдельных модулей располагается за пределами процессорного модуля, кэш вовсе отсутствует. Внешний кэш L3 взаимодействует с контроллером посредством канала с пропускной способностью 80 Гбайт/с.

Кроме того, в POWER6 появился второй встроенный контроллер оперативной памяти, причем оба они работают независимо друг от друга. Вторым существенным новшеством, связанным с подсистемой оперативной памяти, стал интерфейс SMI (Synchronous Memory Interface) третьего поколения, в котором IBM реализовала идеологически близкие технологии Fully-Buffered DIMM принципы: микросхема-буфер управляет потоком команд и данных между контроллером памяти и ОЗУ. В решении IBM этот компонент может располагаться как на модулях памяти (этот способ применяется в новых системах), так и на процессорной карте (при обновлении существующих систем с использованием уже установленных в них модулей памяти). Основная цель нововведения — повысить эффективность работы процессора с оперативной памятью; пропускная способность канала между ними заявлена на уровне 75 Гбайт/с.

Разработчикам POWER6 удалось добиться увеличения производительности процессора в рамках старой парадигмы, основанной на повышении тактовой частоты, оптимизировав исполнение отдельных процессорных инструкций при их прохождении по конвейеру, в то время как сам конвейер не изменился со времен POWER5. В результате время исполнения инструкций сократилось более чем вдвое: в среднем примерно 3 мс против 6,8 мс, а максимальная тактовая частота процессора возросла с 2,3 до 4,7 ГГц.

В новом процессоре коренным образом переработана подсистема построения многопроцессорных (SMP) конфигураций: распределенный коммутатор заменен полностью интегрированным в кристалл микропроцессора механизмом, реализующим универсальную шину межсоединений. Контроллер шины (Fabric Bus Controller, FBC), отвечающий за межузловые (Inter-Node) и внутриузловые (Intra-Node) соединения, модернизирован и теперь работает на частоте процессора, обеспечивая каналы с пропускной способностью 80 и 50 Гбайт/с соответственно. В POWER6 имеется три шины Intra-Node для построения восьмипроцессорных узлов и две шины Inter-Node для объединения в одну машину до 8 узлов. В основе этой схемы лежат универсальные когерентные шины, обеспечивающие одновременно и передачу данных, и синхронизацию состояний.

Изменилась и топология SMP-машин. Использовавшаяся ранее схема заменена двухуровневой моделью, в рамках которой процессоры внутри одного узла образуют полносвязанную ячейку, а межузловые соединения строятся по принципу точка-точка. По сравнению с POWER5 это позволило, с одной стороны, значительно снизить задержки при обращении к данным в «дальней» памяти, а с другой — обеспечить лучшую однородность времени доступа к памяти в целом по системе.

Новая архитектура теоретически позволяет получать 128-ядерные конфигурации, при этом отдельные узлы SMP-машины можно добавлять или удалять из конфигурации «на ходу» — прямо во время ее работы. Это обеспечивает гибкость масштабирования, гарантирует лучшую готовность к отказам и сбоям и открывает новые возможности для обслуживания, настройки и ремонта.

При изготовлении кристаллов POWER6 используется 65-нм техпроцесс совместно с технологией SOI и диэлектриками low-k. Помимо версии с частотой 4,7 ГГц предлагаются еще две менее быстрые модели POWER6: 3,5- и 4,2-ГГц. Весьма примечателен тот факт, что энергопотребление нового процессора находится почти на том же уровне, что и у POWER5+ (примерно на 5% больше). Немаловажную роль в достижении этого результата сыграли инновационные инженерные решения, позволившие изменить внутреннюю схему питания: в кристалле использованы независимые цепи управления энергоснабжением отдельных модулей процессора, и теперь любые незадействованные в работе узлы можно отключать, что экономит электроэнергию и уменьшает тепловыделение системы.

Одно из интереснейших нововведений в архитектуре POWER заключается в механизме обеспечения повышенной устойчивости к сбоям и отказам. На уровне процессора реализована процедура проверки целостности результатов исполнения инструкций по завершении каждого цикла. В случае ошибки процесс откатывается назад, к заранее созданной контрольной точке, в которой хранится образ его достоверно рабочего состояния, и затем снова запускается на исполнение. Если ошибка не воспроизводится, процесс выполняется далее своим чередом. Если же ошибка целостности возникает вновь, процессор объявляется физически неисправным и выводится из эксплуатации, а все выполнявшиеся на нем процессы автоматически переносятся на другие аппаратные ресурсы. Стоит отметить, что для работы этого механизма не требуется вносить никаких изменений в существующее или вновь разрабатываемое ПО.

Владельцам систем на базе POWER5 небезынтересно будет узнать, что для них предусмотрена программа миграции, позволяющая обновить модели серверов System p5 570, 590 и 595 с использованием новых POWER6.