Техпроцесс TSMC 3 нм – максимально гибкий

Ближе к конце текущего года тайваньский чипмейкер TSMC, ведущий по объемам поставок в мире, запустит в серию литографирование кремниевых пластин по технологическим нормам N3 – 3 нм. Разработанная компанией технология FinFlex позволит заказчикам проектировать микросхемы, в которых разные их узлы будут иметь разные свойства: со сбалансированной производительностью (конфигурация 3-2), энергоэффективные (2-1) или высокопроизводительные (2-2).

На нынешнем уровне миниатюризации на разработку и совершенствование микропроцессорных технологий идет все больше времени. Путь от первых экспериментальных установок для техпроцесса N3 потребовал около 2,5 лет, а доведение до готового к коммерческой эксплуатации производства для грядущего 2-нм N2 займет, по оценкам инженеров TSMC, не менее 3 лет.

Вместе с тем на протяжении этих лет заказчики продолжат требовать от чипмейкеров поступательного развития технических характеристик СБИС. Понятно, что побудить клиентов к замене еще вполне работоспособных цифровых устройств на новые может лишь зримое улучшение эксплуатационных характеристик: либо производительности, либо энергоэффективности (та же производительность, но удельная, в пересчете на ватт потребляемой мощности), либо, в идеале, того и другого вместе.

Процесс N3 строится на базе классической (со времен норм 22 нм) технологии FinFET – трехмерных транзисторов с полевым эффектом (FET), у которых каналы формируются в виде гребней (англ. Fin), а затвор перекрывает эти структуры поперек, контактируя с каждым каналом с трех сторон – а не с одной, как в случае планарной конструкции транзистора (рис. 1). Новое воплощение этого подхода TSMC в виде N3 позволит партнерам чипмейкера не идти на компромиссы при выборе наиболее подходящих для своих СБИС рабочих характеристик.

Разрабатывая будущий микропроцессор, инженеры-проектировщики оперируют так называемыми стандартными ячейками – базовыми «кирпичиками», из которых выстраивается тот или иной узел СБИС, будь то арифметический сумматор, ячейки кэш-памяти или что-то еще. Каждая стандартная ячейка на практике, в составе реальной микросхемы, состоит из группы транзисторов и соединений между ними и может либо выполнять классические бинарные операции (И, ИЛИ, НЕ и т. п.), либо выступать в роли хранилища помещенного в нее заряда (элементарной ячейки памяти).

СБИС с одной и той же микроархитектурой (базирующиеся на одним и том же дизайне) могут быть физически реализованы на базе стандартных ячеек различной конфигурации. Если каналов в составе такой ячейки много, это позволяет быстрее включать и выключать транзистор, пропускать через него бóльшие токи и тем самым ускорять вычисления. Но и энергии такая конструкция потребляет соответственно больше, и занимает более обширную площадь, чем малоканальная. Поэтому высокопроизводительные процессоры проектируют, опираясь на крупные стандартные ячейки в рамках актуального техпроцесса, а для энергоэффективных выбирают ячейки поменьше.

Так, для универсальных вычислительных ядер ЦП обычно применяют блоки 3-2 (состоящие из трехканальных и двухканальных ячеек) с высокой производительностью, тогда как нацеленные на исполнение более простых с математической точки зрения, но чрезвычайно многочисленных операций вычислительные ядра в составе ГП обычно базируются на блоках 2-1 (из ячеек с двумя и одним каналами).

Принципиальное новшество технологии TSMC FinFlex заключается в том, что она позволяет в ходе литографирования цельного чипа формировать в его составе различные по размерам стандартные ячейки. Таким образом, вместо дизайна составной микросхемы (чиплета), в корпусе которой располагаются соединенные широкой шиной, изготовленные по отдельности высокопроизводительный и энергоэффективный фрагменты, инженеры могут сразу же на единой подложке проектировать максимально гибкий по своим рабочим характеристикам процессор.