NAND-память: 300 слоев – не предел

Многослойная компоновка микросхем энергонезависимой полупроводниковой памяти позволяет наращивать плотность размещения сохраняемых данных на 1 кв. мм пространства, занимаемого чипом на монтажной плате, обходя характерную для технологии NAND проблему с поступательной миниатюризацией. Грубо говоря, ячейки для хранения электрического заряда поддаются масштабированию при переходе на более тонкий производственный процесс гораздо хуже, чем транзисторы – элементарные компоненты выполняющих вычисления микросхем. Однако подход 3D-NAND или V-NAND (от vertical), как его именуют в Samsung, дает возможность укладывать в ходе производства множество слоев ячеек памяти один на другой. В результате рост доступной емкости получаемой СБИС не сопровождается увеличением занимаемой ею площади даже при сохранении прежней технологической нормы, да и значительной высоты лишние 20, 30 или даже 100 микрометровых слоев готовой микросхеме не прибавляют.

До недавнего времени одной из наиболее передовых среди 3D-NAND разработок была предложенная SK hynix 238-слойная, и вот теперь Samsung объявила о готовности уже в начале 2024 г. приступить к серийному выпуску чипов памяти с числом слоев 300 и более. Речь идет о 9-м поколении технологии V-NAND, разработка которого ведется с августа текущего года. По числу слоев решения Samsung, по заявлениям представителей компании, будут опережать разработки конкурентов (известно, что будущая память V-NAND от SK hynix будет иметь 321 слой).

Вендор намерен и далее совершенствовать свои разработки по направлению V-NAND, утверждая, что цель выйти на 1000 слоев в микросхеме вполне достижима. Нужно только научиться еще эффективнее изолировать соседние ячейки, не допуская паразитных перетоков заряда, и снижать задержки при обращении к отдельным ячейкам, особенно для многопоточных приложений, активно взаимодействующих с накопителями данных.