Память DDR5

JEDEC намеревается утвердить спецификации стандарта энергоэффективных модулей ОЗУ LPDDR6 идущего ей на смену LPDDR5.

Технология MCR, разработанная совместно Intel и корейской SK hynix, обеспечивает одновременное использование обоих рангов памяти, что удваивает объем извлекаемых из модуля памяти данных.

Серверные процессоры Xeon Scalable шестого поколения (Gen6) будут выпускаться в двух вариантах: P-core с максимальной производительностью вычислений и E-core с максимумом эффективности и плотности размещения процессорной мощности.